AMD Spartan™ UltraScale+ ™ アーキテクチャ: プログラマブル ロジック

2025.2


AMD
together we advance_

目標

この章では次の項目を学習します。

目的 01

AMD Spartan™ UltraScale+ ™ プログラマブル ロジック アーキテクチャについて、そのコア コンポーネント、機能強化、高度な配線機能などについて



© © 2026 Advanced Micro Devices, Inc.

AMD
together we advance_

プログラマブル ロジックの概要

プログラマブル ロジックが中核となるフレキシブル ファブリックにより、カスタム デジタル回路の実装を可能

基本構成要素 (CLB)

各 CLB には 2つのスライスが含まれており、次の内容がパックされている

ルックアップ テーブル (LUT)	フリップフロップ (FF)/ラッチ	マルチプレクサ (MUX)	キャリー ロジック
プライマリ ロジック素子、6入力、多用途 (ブール値、分散 RAM、SRL)	シーケンシャル ロジック用の同期ストレージ	データパスの選択	高速演算関数


システム ロジック セル

- これらのプログラマブル ロジック リソースの総容量は、この指標を使用して定量化される
- 主に、CLB 内の 6入力 LUT と関連ロジックの数から導き出される

© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

主なアーキテクチャ機能強化

- スライス境界の削除
- シングルレベルでの幅広い機能
- キャリーチェーンを8ビットに拡張
- フリップフロップへの直接配線を改善
- 8つのフリップフロップ粒度
- 制御信号の強化
  - CE が 2倍に向上
  - 4つのフリップフロップ粒度
  - リセット (SR) 反転を追加




© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

CLB レイアウト

CLB は、汎用組み合わせ回路と逐次回路を実装するための主要なリソース

各 CLB スライスには、次のものが含まれる


- 8つの 6入力ルックアップ テーブル
- 16 フリップフロップ/ラッチ
- 8 ビットキャリーチェーンロジック
- ワイド マルチプレクサ




© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

LUT

- Spartan™ UltraScale+ ™ アーキテクチャの LUT は、次の機能を実装できる
  - 任意の定義された 6 入力ブール関数
  - 2 つの任意の定義された 5 入力のブール関数 (これら 2 つの関数が共通の入力を共有している限り)
  - 3 入力以下の 2 つの任意の定義ブール関数
- オプションで、出力をフリップフロップまたはラッチに登録できる
- LUT には、下から上に A、B、C、D、E、F、G、H というラベルが付いている
- 6入力機能は入力1-6とO6出力を使用する
- 5入力以下の2つの機能は入力1～5を使用し、6番目の入力が駆動される
- O5 および O6 出力の使用率が高い




6つの入力の1つの機能　　5つの入力の2つの機能



© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

MUX


- スライス内の LUT および関連するマルチプレクサは、以下を実装できる
  - 1 つの LUT を使用する 4:1 マルチプレクサ、CLB あたり 8 つの 4:1 マルチプレクサを提供
  - 2 つの LUT を使用する 8:1 マルチプレクサ
  - 4 つの LUT を使用する 16:1 マルチプレクサ
  - 8 個の LUT を使用する 32:1 マルチプレクサ
- ワイド入力マルチプレクサは、専用のマルチプレクサを使用して単一レベルのロジックに実装される
  - F7MUX_AB、F7MUX_CD、F7MUX_EF、F7MUX_GH が隣接する LUT を結合
  - F8MUX_BOT と F8MUX_TOP は F7MUX 出力を組み合わせる
  - F9MUX は、2 つの F8MUX 出力を組み合わせる
- マルチプレクサは、CLB 内で最大 8 つの LUT の LUT 組み合わせが可能
- 2 つの LUT に最大 13 の入力、または 4 つの LUT に最大 27 の入力のワイド マルチプレクサ
- マルチプレクサ出力は、組み合わせまたはレジスタ化可能



© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

キャリーチェーン


- 専用の高速ルックアヘッド キャリー ロジック
- 高速な算術の足し算と引き算を実行
- CLB スライスには 1 つのキャリーチェーンがあり、キャリーチェーンはカスケード可能
- キャリー チェーンは上向きに走り、CLB スライスあたり 8 ビットの高さを持つ
- キャリー初期化入力 CYINIT は、キャリーチェーンの最初のビットを選択するために使用
  - 0 に等しい場合の値 (加算の場合)
  - 1 (減算用)
  - AX入力(ダイナミックファーストキャリービット用)
- 専用接続は、1 つのスライスの COUT ピンから上のスライスの CIN ピンにキャリーをカスケード
- キャリーマルチプレクサ(MUXCY)と、選択したキャリービットでオペランドを加算/減算するための専用XORゲート



© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

フリップフロップ

- CLB スライスあたり 16 個のストレージ要素 (LUT ごとに 2 個)。すべて次のいずれかとして構成できます。
  - エッジトリガD型フリップフロップまたは
  - レベルセンシティブラッチ
- ラッチオプションは、デバイスの上半分または下半分(AからD、EからH)にある
- ストレージ・エレメントでラッチ・オプションが選択されている場合、その半分の 8 つのストレージ・エレメントすべてをラッチとして使用するか、未使用のままにしておく必要がある
- LUT ストレージ素子 Q1 と Q2 の両方に同じ入力オプションがあるため、設計の柔軟性が向上
  - LUT O6 出力
  - LUT O5 出力
  - LUT をバイパスする CLB 入力からの直接入力。Q1 の CLB X 入力と Q2 の CLB I 入力
  - XOR結果を運ぶ
  - そのビットでカスケード出力(CO)を伝送
  - ローカル 7 つのワイド マルチプレクサ (FMUX) の 1 つ



© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

SLICEM リソース

Spartan™ UltraScale+ ™ アーキテクチャには、SLICEL と SLICEM の 2 種類のスライスがある。
SLICEMは、分散64ビットRAMまたは32ビットシフトレジスタとして使用可能

シフト レジスタ

分散 RAM

© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

シフト レジスタ

- フリップフロップを使用せずに32ビット・シフト・レジスタとして構成可能
- 各LUTは、シリアルデータを1～32クロックサイクル遅らせることができます。入力シフトインD(DI1 LUTピン)およびシフトアウトQ31(MC31 LUTピン)ラインは、LUTをカスケードしてより大きなシフトレジスタを形成
- SLICEM 内の 8 つの LUT はカスケード接続され、最大 256 クロック サイクルの遅延を生成

汎用性の高いSRLシフト・レジスタ


- 可変長シフトレジスタ
- コンテンツ アドレス指定可能なメモリ (CAM)
- 遅延やレイテンシを補正
- 同期 FIFO
- パターンジェネレーター

シフト レジスタの長さはアドレスによって決定

- エラスティックバッファの固定遅延線動的アドレス指定を与える定数値

© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_


32ビットシフトレジスタ



分散 RAM

- 同期 RAM リソースとして実装 (分散 RAM とも呼ばれます)
- SLICEM 内の複数の (隣接する) LUT をさまざまな方法で組み合わせて、大量のデータ (SLICEM あたり最大 512 ビット) を保存できます
- 小さくて速いメモリに最適
- 分散 RAM の構成は次のとおりです。
  - シンプル ポート: 同期書き込みと非同期読み取りの共通アドレス ポート
  - デュアル ポート: 1 つのポートは同期書き込みと非同期読み取り用、もう 1 つのポートは非同期読み取り用です
  - シンプルなデュアルポート: 1 つのポートは同期書き込み用 (書き込みポートからのデータ出力/読み取りポートなし)、もう 1 つのポートは非同期読み取り用です
- 可能な構成には、シングルポート 32 x (1 ～ 16) ビット RAM、デュアルポート 32 x (1 ～ 8) ビット RAM、および単純なデュアルポート 32 x (1 ～ 14) ビット RAM があります

64 x 1 分散 RAM


隣接するLUTを
カスケード接続可能
D
A
5
WCLK
WE
CLK
LUT as
RAM64x1
O
Optional
output
register
小さくて
速いメモリに最適
1 つの CLB に最大 512x1
ビットのシングルポート メモリ
を搭載


相互接続フリップフロップ

- インターコネクトフリップフロップは、3D ICインターコネクトで使用される
  - デザインが複数の一眼レフカメラにまたがり、境界に信号が登録されている場合にツールで使用され、柔軟な配置が可能
- ラッチモードは許可されていないが、スライスフリップフロップと同様のクロックイネーブルおよび初期化機能を備えている
- 相互接続フリップフロップは、デザイン内で具体的にインスタンス化することはでっきない
- フロアプランニングを使用して、選択したフリップフロップを3D ICインターコネクトリソースに配置できる
- デバイス内で使用可能なインターコネクト フリップフロップの総数は、連続したクロック領域の数と SLR の数によって異なる
- フリップフロップは、TXフリップフロップとRXフリップフロップからなるラグナセルでペアになる
- 接続ごとに 4 つのフリップフロップを使用できますが、特定のアプリケーションでは最大 2 つまで使用可能

© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

ラグーナサイト

- ラグーナサイトには6つのラグーナセルが含まれており、制御信号はサイトレベルで動作
- ラグーナタイルには4つのラグーナサイトが含まれており、CLBスライスと同じ高さ
- ラグーナタイルは時計領域の高さ全体にまたがっており、高さは60タイル
- クロック領域ごとに 2 つのラグー列がありますが、SLR が別の SLR に隣接している場合は、SLR の上部と下部のクロック領域のみにラグー列が含まれる



© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

相互接続

相互接続リソース

相互接続機能

© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_


相互接続リソース

FPGA 内のすべてのリソースは、異なる長さのルーティング リソースで接続されている

CLB は、次の配列で分散される
- CLB のすべての列に隣接する相互接続の列
- タイル状に配置された相互接続

CLB 間のルーティング:
- 1 タイル、2 タイル、4 タイル、5 タイル離れたローカル ルート


12、16タイルにまたがる長いルート



相互接続機能

- 設計が複雑化し、トランシーバー レートが高速化するにつれ、インターコネクトに対する要求も高まる
- 16+ Gb/s および 32+ Gb/s トランシーバーを搭載した Spartan™ UltraScale+ ™ アーキテクチャは、配線の劇的な向上により実現
- 次世代の需要に対応し、デバイスの稼働率を向上させる設計

CLB とルーティングの機能強化の影響



© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

確認問題

Q Spartan™ UltraScale+ ™ アーキテクチャには_____が含まれています。(当てはまるものをすべて選択してください)

- ☐ 分散 RAM
- ☐ 1 つの LUT に 32 ビットのシフト レジスタを搭載
- ☐ 8 フリップフロップ/ラッチ
- ☐ 8 つのフリップフロップ粒度

© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

確認問題

Q 各 CLB スライスには_____が含まれています。(当てはまるものをすべて選択してください)

- ☐ 16 ビット キャリー チェーン ロジック
- ☐ 8 つの 6 入力ルックアップ テーブル
- ☐ 16 フリップフロップ/ラッチ
- ☐ 8ビットキャリーチェーンロジック

© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

まとめ

01 Spartan™ UltraScale+ ™ FPGA は、統合されたシングルスライス構造と 6 入力 LUT を備えた高度な CLB を採用し、高効率かつ高密度なロジックを実装

02 このアーキテクチャは、最適化されたロジック要素によって大幅な性能向上を実現し、LUT とフリップフロップに基づくシステム ロジック セルによってデバイスの容量を定量化

03 高度な階層型相互接続と特殊な Laguna セルにより、3D IC 統合を必要とする設計を含む複雑な設計に高性能な配線を提供

© © 2026 Advanced Micro Devices, Inc.
AMD
together we advance_

免責条項および権利帰属

ここに記載されている情報は、情報提供のみを目的としており、事前通知なしで変更される場合があります。この資料の作成時には確認を重ねているものの、技術的な誤りや欠落、誤記などが含まれる可能性があり、AMD は当該情報の更新または修正の義務を負いません。Advanced Micro Devices, Inc. は、この資料の内容の正確性または完全性に関していかなる表明または保証も行わず、ここに記載される AMD ハードウェア、ソフトウェア、その他の製品の操作または使用に関して、非侵害、商品性、特定の目的への適合性の黙示的な保証を含め、いかなる種類の責任も一切負わないものとします。この資料は、黙示的あるいは禁反言で生じるものを含め、いかなる知的財産権へのライセンス付与を行うものではありません。AMD 製品の購入または使用に適用される条件および制限は、当事者間で締結された契約または AMD 標準売買条件に規定されているとおりです。GD-18。

©2026 アドバンスト・マイクロ・デバイセズ株式会社All rights reserved.AMD、AMD Arrow ロゴ、Spartan、UltraScale+、およびその組み合わせは、Advanced Micro Devices, Inc. の商標です。本ドキュメントに使用されるその他の商品名は情報提供のみを目的としており、各所有者の商標である可能性があります。一部の AMD テクノロジでは、サードパーティによる有効化またはアクティブ化が必要になる場合があります。サポートされる機能はオペレーティング システムによって異なる場合があります。具体的な機能については、システム メーカーにお問い合わせください。完全に安全なテクノロジや製品はありません。

© © 2026 Advanced Micro Devices, Inc.


AMD